此前有消息稱，臺(tái)積電2nm制程工藝將于本周試產(chǎn)，蘋(píng)果將獨(dú)占首批產(chǎn)能，用于制造iPhone 17用芯片。不僅如此，消息稱臺(tái)積電下一代3D封裝先進(jìn)平臺(tái)SoIC（系統(tǒng)整合芯片）也規(guī)劃用于蘋(píng)果M5芯片，預(yù)計(jì)將在2025年量產(chǎn)，SoIC月產(chǎn)能將從當(dāng)前的4000片至少擴(kuò)大一倍，2026年有望實(shí)現(xiàn)數(shù)倍增長(zhǎng)。海外機(jī)構(gòu)預(yù)測(cè)，蘋(píng)果M5芯片有望大幅提升計(jì)算性能，可用于人工智能（AI）服務(wù)器。
隨著SoC（系統(tǒng)級(jí)芯片）越來(lái)越大，未來(lái)12英寸晶圓恐怕只能制造一顆芯片，但這對(duì)晶圓代工廠的良率及產(chǎn)能是重大挑戰(zhàn)。以臺(tái)積電為首的生態(tài)，試圖通過(guò)SoIC立體堆疊封裝技術(shù)，來(lái)避免單顆芯片面積持續(xù)擴(kuò)大帶來(lái)的弊端，且能夠滿足SoC芯片對(duì)于晶體管數(shù)量、接口數(shù)、傳輸質(zhì)量及運(yùn)行速度的要求。
臺(tái)積電3D封裝中的TSMC-SoIC技術(shù)包含多種形態(tài)（Chip on Wafer、Wafer on Wafer），可將多顆同構(gòu)或異構(gòu)小芯片垂直、水平緊密堆疊，集成為一顆類似單顆SoC的芯片。隨后，這種SoIC可進(jìn)一步通過(guò)CoWoS、InFO_PoP等封裝技術(shù)，與HBM等DRAM芯片進(jìn)行組合。
業(yè)界指出，SoIC的關(guān)鍵——混合鍵合技術(shù)（Hybrid Bonding）是未來(lái)AI/HPC芯片互聯(lián)的主流革命性技術(shù)，英偉達(dá)與AMD目前都在尋求SoIC混合鍵合間距降至6μm~4.5μm，目前臺(tái)積電的技術(shù)能力為10μm及以下。
中國(guó)臺(tái)灣業(yè)界表示，AMD MI300系列芯片為率先導(dǎo)入SoIC封裝的產(chǎn)品，雖仍處于良率爬坡階段，但其余大廠皆十分感興趣。觀察今年臺(tái)積電各大客戶動(dòng)態(tài)，除爭(zhēng)取3nm搶下更多產(chǎn)能外，也參考CoWoS發(fā)展經(jīng)驗(yàn)，對(duì)SoIC封裝技術(shù)展現(xiàn)高度興趣。
